[逆变器]VD是如何续流的？
下面是百度文库的一个单项全桥逆变电路，根据文章描述，t1--t2之间，V1导通，V2,V4由于栅极电压为0截止。
V3栅极虽然是高电平，但是由于输出带有电感，电流不能突变，所以V3不能马上导通，由与V3并联的VD3导通续流。
我的疑问是：二极管加正向电压才能导通，这时VD3负极接的电源正极，VD3正极接的是电源负极（V4截止前为止）。
这时候VD3两端加的是反向电压，怎么导通续流的？
如果文章描述是对的，
那一定有反电动势。
玄德发表于2017-9-1110:22
如果文章描述是对的，
那一定有反电动势。
由于输出负载串联了电感，有感应电动势是没错的，但是反向电动势怎么会大于原来的输出电压？
下面是这个截图出处的完整资料，请看一下，0-t1之间V1V4导通，Uo=Ud,VD3两端电压是-Ud
https://wenku.baidu.com/view/5e310065ddccda38376baf12.html
zmh16127发表于2017-9-1110:32
由于输出负载串联了电感，有感应电动势是没错的，但是反向电动势怎么会大于原来的输出电压？
下面是这个...
1、反电动势并不一定比电源或者你说的“原来的输出电压”高，
但问题是方向，这个电动势和电源是同向串联的，然后加在二极管上。
这才是重点。
2、具体高还是低，由电感量、di/dt的值共同决定，比原来高、低都有可能。
玄德发表于2017-9-1110:39
1、反电动势并不一定比电源或者你说的“原来的输出电压”高，
但问题是方向，这个电动势和电源是同...
在0-t1这段时间里，负责电流从0到大于0（或者后面趋于稳定），这时候的感应电动势是与负载两端的电压相反的，在负载上感应电动势是左负右正。
但是总的来说，电流还是从负载左端流向右端的，如图中绿色线从左到右。
随后V4关断(t1-t2)，负载电流减小，这是感应电动势是左+右-了。
与原来Uo方向一致，但是仍是加在VD3的反向电压吧。
玄德发表于2017-9-1110:39
1、反电动势并不一定比电源或者你说的“原来的输出电压”高，
但问题是方向，这个电动势和电源是同...
我找了好几份资料，资料和你的说法是对的，但是没看懂怎么实现续流的
zmh16127发表于2017-9-1111:01
在0-t1这段时间里，负责电流从0到大于0（或者后面趋于稳定），这时候的感应电动势是与负载两端的电压相...
我不能深入考虑进去。
见谅。
但你对反电动势的理解可能有误。
就这个图绿色电流方向而言，
反电动势一定是抵抗外部电源的，所以是左正而右负。
你好像搞反了。
本帖最后由玄德于2017-9-1113:52编辑
（重复了，删除）
玄德发表于2017-9-1111:39
我不能深入考虑进去。
见谅。
但你对反电动势的理解可能有误。
谢谢！
感应电动势的特征是阻碍电流的变化，如果电流在增加，感应电动势与原电源是相反的；如果电流在减小，感应电动势与原电压是同向的，这样电流减小的趋势会变慢。
从这点看，我觉得我没弄错，但是网上看到有人说MOSFET的体二极管在截止时会有反向恢复电流(减弱关断或者开启的毛刺脉冲吸收电路)，瞬间会产生很大的电动势，不知道是不是跟这个有关系。
zmh16127发表于2017-9-1110:32
由于输出负载串联了电感，有感应电动势是没错的，但是反向电动势怎么会大于原来的输出电压？
下面是这个...
就是你说的这个
你回头查一下这个反向电动势
本帖最后由computer00于2017-9-1123:05编辑
原文描述没有问题。
在电感中的电流是有惯性的，当一个电流要减小时，
电感它才不管你电压多少，它会想尽一切办法不惜一切代价不择手段以保持住原来的电流大小，直到精尽人亡为止。
所以，在你的电路中，当V1和V4导通让L中有电流后，如果此时将V4断开（V1还是继续保持导通状态，你可以用一条线把V1连起来），
那么，L中的电流还会继续保持流动的冲动，这个电流会继续往右流动，由于V4断开，所以无法流进去，
VD4反向偏置，也无法流进去。
V3本来就截止，也无法流进去。
那么只有VD3比较好说话，只要0点几V就可以导通，
所以它就从VD3流进去了，然后再从V1流回来。
所以这个电流跟电源电压没有半毛钱关系。
正是因为有了VD3这个二极管，
将电压箝位住了，才阻止了电感两端电压的继续升高。
如果没有这个二极管，由于没路可走，那么这个电感为了
能够保持住原来的电流大小，就会拼命将输出电压升高，直到将V3、V4、VD4中的某一个击穿为止（除非精尽人亡）。
本帖最后由zmh16127于2017-9-1210:07编辑
computer00发表于2017-9-1123:03
原文描述没有问题。
在电感中的电流是有惯性的，当一个电流要减小时，
电感它才不管你电压多少，它会想尽一...
钳位保护作用能理解，感应电动势阻碍变化也能理解，但是不知道VD3怎么导通的，让VD3导通的那零点几V电压差哪里来的，下面这样分析有毛病吗？
如下图中有3个电位点，没有感应电动势时依次从高到低是1，2，3。
V4关闭后电流要减小，有了感应电动势，2点的点位可能比1还要高，如果2的电压扣除掉电感的电压（也就是3的点位）比1的电位高的话，这时VD3能导通。
而电感的电压计算公式=L*di/dt,如果选择合适的电感，保证e-L*di/dt>0.3（假设VD3导通电压）就能实现了。
e是2点的电位
不过如何选择L，如何控制di/dt怎么算，有推荐吗？谢谢
Siderlee发表于2017-9-1119:23
就是你说的这个
你回头查一下这个反向电动势
太久没用，只记得原理，不记得具体计算公式了，而且磁通量这些我也不知道。
如果有现成型号的元件可以推荐就好了
2点的电压只能比1低。
有自感电动势时，3点的电压比1点的电压还要高。
假设V4关断非常迅速，那么意味着dt非常小，此时很小的di，就能产生很高的感应电压，
从而导致3点的电压升高，升高到一定程度后，VD3就导通了。
平面变压器厂家 | 平面电感厂家[逆变器]请教各位大神帮忙看看这个要求怎么实现希望各位能赐教，初步认为，交流220V 50HZ整流滤波之后，采用半桥逆变实现220V 5KHZ，之后用高频升压变压器将电压升高为22KV 5KHZ。 不理解为什么经放电管放电后会出现电压降低为4KV 50KHZ？经空气放电后又会变成小于100V的150KHZ？用于医疗上的产品，对于安全有较大的考虑，还请大家帮忙分析分析。 没有图，不好说。 另外，这段话第二行“机械
两种嵌入式系统设计模型研究摘 要：随着嵌入式系统应用领域的不断扩展及嵌入式系统本身的复杂性的不断增加，嵌入式系统设计所涉及的问题也越来越多，难度也越来越大。如何在设计中根据实际需要选择合适的设计模型是设计者需要考虑的问题。本文
apfc整流桥输出波形异样用fan9673做apfc电路，我用示波器测试整流桥后面的电压波形并非是手册上显示的馒头波，就一个直流信号，请问是什么原因