CPLD在航空1l5V/400Hz高频链逆变电源中的应用
系统整体电路框图如图3所示，控制电路包括DSP和CPLD两部分，输出电压反馈给控制电路，控制电路根据给定输入，相应调整前端逆变电路和后端周波变换电路的触发脉冲。逆变的移相控制电路的实现方法相对简单，图4是移相控制电路的实现方法，其中Ve为锯齿波载波信号，Vml和Vm2为调制信号。当载波信号高于调制信号时，输出高电平；当载波信号低于调制信号时，输出低电平。由于移相控制的开关频率固定，且输出信号占空比为50％，因此将V1-和V2信号的上升沿作为触发信号，进行二分频，则可以获得开关管S1和S4的驱动信号vgs1和vgs4，通过互补关系可以获得S2和S3的驱动信号vgs2和vgs3。本部分的功能通过CPLD来实现，由Verliog编程获得。
在电压型高频逆变电路中，周波变换器的换流问题成为研究的难点和关键。原因是如果强行关断功率管以实现换流，会在滤波电感中产生反向电动势。周波变换器电路PDM控制方式触发脉冲的产生是研究的重点。用传统的方法实现同步较困难，一般采用CPLD进行同步设计，其中的数字电路可以确保实现精确的同步控制。其控制逻辑框图如图5所示。图中同步信号由移相控制信号开环合成，vgs1表示超前桥臂S1开关的控制信号，延迟a1角，进行异或是为了得到与S1同步的二倍频信号S1,″，再延迟a2角获得Vk1，它作为D触发器的时钟信号，将常规SPWM波转化为软化PWM波，Vk1二分频绕行电感获得vgs1信号，它决定了双向开关切换时刻。
4 系统逻辑与时序功能验证实验
在本系统中，CPLD开发环境是MAXPLUSII，用Verliog对硬件进行编程。图6为时序仿真波形，其中CLK是CPLD系统时钟，vgs1是作为前端逆变电路和后端周波变换电路的同步信号，vgs1′是一体电感延迟a1角的信号，vgs1″是vgs1′与vgs1′异或得到的，它作为D触发器的时钟信号，PWM是软化同步后的调制信号，vgs11是S11开关管的触发脉冲。其中vgs1和vgs1″不电感器生产作为输出信号要求输出，只是为仿真调试方便列出。
采用上述主电路结构和控制方式，研制了输出功率350W，输出频率400Hz，输出电压115V，开关频率100kHz的原理样机。图7给出的是前端移相全桥的输出波形，测试点是高共模电感频变压器的副边，波形与原理波形一致。因为高频变压器漏感的缘故，开通瞬间存在振荡电压尖峰。
图8是逆变器的输出波形，通过两级LC滤波，波形谐波畸变很小，满足指标要求。
5 结语
实现高集成度，高灵活性，具有较高的参考价值。
基于VHDL的16路可调速彩灯控制器设计0 引言近年来，FPGA／CPLD发展迅速，随着集成电路制造工艺的不断进步，高性价比的FPGA／CPLD器件推陈出新，使FPGA／CPLD成为当今硬件设计的重要途径，与传统电路设计方法相比，FPGA／
美国线艺电感 SER2014-202ML 型号 高度 (mm) Max. 重量 ( g ) PR2014 13.97 11.7 – 12.4 g
双稳态柔性显示器、逐像素转换裸眼3D技术厂商争相在无线网络领域淘金，期待看到能够取代PC的智能手机 下一手机能够支持单独的消费与商用客户，并支持更多的视频。这是参加本届Mobilebeat 2010会议的厂商高管的部分想法。据出席Mobil