基于FPGA的32 Kbit/s CVSD语音编解码器的实现
 |
3.2 CVSD编解码器
硬件设计时采用自顶向下的设计方法，将编电感线圈解码器分成各种功能模块。CVSD编码器负责处理采样频率32 kHz采样的16 bit语音信号，由比较判决模块、三连码检测模块、量阶调整模块和预测值产生模块组成，硬件结构如图5所示。比较判决模块将预测值产生模功率电感块产生的预测值与语音信号值进行比较，如果输入语音信号值≥预测值，则编码输出“1”，否一体成型电感器则编码输出“0”。编码输入三连码检测模块进行三连电平的判决，通过量阶调整模块和预测值产生模块产生动态的量阶和预测值。其中预测值产生模块需要注意防止数据溢出。
 |
CVSD解码器负责处理32 kHz的单比特符号，根据图2，编码过程中预测值的产生模块就已经实现了译码过程，后面数字低通FIR滤波器采用分布式算法(Distributed Arithmetic，DA)进行设计，极大地提高了乘累加运算的效能且节省了FPGA的硬件资源。解码器还需要设计一个时钟产生模块，因为采用分布式算法的14阶的低通滤波器的时钟频率是数据时钟的16倍。
4 仿真测试
采用Quartus Ⅱ6.0进行开发仿真，verilog语言编程。为了便于软件仿真，设计了DDS信号源，CVSD编码器的输入由正弦信号源DDS模块提供。仿真结果如图6所示。
 |
最后在Altera DE2开发板上进行了硬件测试，芯片为Cyclone II EP2C35，编解码器硬件资源消耗见表1。A／D输入模拟的语音信号，采样频率32 kHz，采样信号经编码器、解码器、低通滤波再通过D／A转换输出解码的语音信号，如图7所示。测试结果表明输出语音信号理想，说明设计是可行的。
电感器生产 |
 |
5电感器厂家 结束语
CVSD是一种自适应增量脉冲编码调制，对误码有很强的鲁棒性，擅长处理丢失和被损坏的语音采样，编码器是单比特编码，和PCM相比不需要复杂的成帧设备，并且解码器中集成了数字低通滤波器，使得编解码设备简单，综合这些优越性，CVSD特别适合应用于无线语音通信系统，具有很广阔的应用前景。
开关电源外围器件续问之前问过上图中，两个电感的作用，以及电感出现的位置现在我查阅开关电源书籍，下图是典型的升压和降压电路的原理图根据升降压要求，储能电感出现的位置有所变化那么上图中两个开关
[DCDC]-48V转3.3V方案 本帖最后由 sdapo 于 2015-5-16 15:10 编辑 谁有低价的-48V转3.3V方案。 。 耐压60V以上。 。 真坑爹的需求...这个方案很不稳定 有其他稳定方案不。 。 。 电流低于0.1A低价的没见过TI有几款80~100V的片子还有，估计你是做通信设备的，如果你的东西要与别家设备有连接，最好电源转换是隔离的，不然说不定哪天你就冒烟了s
手机数码相机的低压闪光灯设计作者Email: alec@keikong.com摘要：本文介绍了手机数码相机用低压闪光灯电路设计、主要器件选用要求。关键词：低压闪光灯 Flash LED 电荷泵 手机的周边设计是增加手机附加功能、