高性能电源转换器设计中的同步整流技术

电源转换器的使用越来越普遍，电子设备制造商需要他们的电源系统不断增加新的功能和特性，例如更低的输入和输出电压、更高的电流、更快的瞬态响应。

　　为满足这些需求，在上世纪90年代晚期开关电源设计师开始采用同步整流（SR）技术——使用MOSFET来替代常用二极管实现的整流功能。SR提高了效率、热性能、功率密度、可制造性和可靠性，并可降低整个系统的电源系统成本。本文将介绍SR的优点，并讨论在其实现中遇到的挑战。

二极管整流的缺点

　　图1是非同步和同步降压转换器的原理图。非同步降压转换器使用FET 和肖特基二极管作为开关器件（图1a），当FET打开时，能量传递到输出电感和负载。当FET关断，电感中的电流流过肖特基二极管。如果负载电流高于输出电感的纹波电流的一半，则转换器工作在连续导通模式。根据正向电压降和反向漏电流特性来选择肖特基二极管。但是，当输出电压降低时，二极管的正向电压的影响很重要，它将降低转换器的效率。物理特性的极限使二极管的正向电压降难以降低到0.3V以下。相反，可以通过加大硅片的尺寸或并行连接分离器件来降低 MOSFET的导通电阻R_DS(ON)。因此，在给定的电流下，使用一个MOSFET来替代二极管可以获得比二极管小很多的电压降。

　　这使得SR很有吸引力，特别是在对效率、转换器尺寸和热性能很敏感的应用中，例如便携式或者手持设备。MOSFET制造商不断地引入具有更低R_DS(ON)和总栅极电荷（QG）的新MOSFET技术，这些新的MOSFET技术使在电源转换器设计中实现SR更加容易。

　　什么是同步整流？

　　例如，在同步降压转换器中，通过用两个低端的MOSFET来替换肖特基二极管可以提高效率（图1b）。这两个MOSFET必须以互补的模式驱动，在它们的导通间隙之间有一个很小的死区时间（dead time），以避免同时导通。同步FET工作在第三象限，因为电流从源极流到漏极。与之对应的非同步转换器相比，同步降压转换器总是工作在连续导通，即使在空载的情况下也是。

　　在死区时间内，电感电流流过低贴片电感端FET的体二极管（body diode）。这个体二极管通常具有非常慢的反向恢复特性，会降低转换器的效率。可以与低端FET并行放置一个肖特基二极管以对体二极管实现旁路，避免它影响到转换器的性能。增加的肖特基二极管可以比非同步降压转换器中的二极管低很多的额定电流，因为它只在两个FET都关断时的较短的死区时间（通常低于开关周期电感厂家的百分之几）内导通。

　　同步整流的好处

　　在高性能、高功率的转换器中使用SR的好处是可以获得更高的效率、更低的功耗、更佳的热性能，以及当同步FET并行连接时固有的理想电流共享特点，而且尽管采用自动组装工艺（更高的可靠性）但还是可提高制造良率。如上面提到的那样，若干个MOSFET可以并行连接来应对更高的输出电流。

　　因为在这种情况下有效的R_DS(ON)与并行连接的器件数量成反比，因此降低了导通损耗。同样，R_DS(ON)具有正的温度系数，因此FET将等量分享电流，有助于优化在SR器件之间的热分布，这将提高器件和PCB散热的能力，直接改善设计的热性能。SR带来的其他潜在的好处包括更小的外形尺寸、开放的框架结构、更高的环境工作温度，以及更高的功电感器厂家率密度。

　　同步整流转换器的设计折中

　　在低电压应用中，设计工程师通常增加开关频率以减小输环型电感器出电感和电容的尺寸，以此使转换器尺寸最小化，并降低输出纹波电压。如果并联多个FET，这样的频率增加也会增加栅极驱动和开关损耗，因此必须根据具体的应用进行设计折中。例如，在高输入电压、低输出电压的同步降压转换器上，因为工作条件是高端FET比低端FET具有更低的RMS电流，因此高端FET应该选择具有低QG和高R_DS(ON)的器件。对于这个器件来说，降低开关损耗比导通损耗更重要。相反，低端FET承载更大的RMS电流，因此R_DS(ON)应该尽可能低。

　　在同步转换器中选择具有更强驱动能力的控制器，通过使FET开关所用的时间最短，将能减少开关损耗。然而，更快的上升和下降时间大功率电感贴片电感器可产生高频噪声，这种噪声可以导致系统噪声和EMI问题。 平面变压器厂家 | 平面电感厂家

LABVIEW 如何调出打印机首选项（属性）页面各路大神！

如图所示labview 调出此页面，，，只知道api里面有个PrinterProperties

这个函数怎么用？怎么可以调出这个页面，

labview怎么实现双面打印？

基于TOPSwitch及PI Expert的单端反激式开关电源摘要：TOPSwitch单片开关电源芯片集PWM控制器和高压MOSFET于一体，性能优异，可靠性高。与之配套的PI Expert软件，功能强大、使用简单，用来设计开关电源可降低成本、缩短周期，提高效率

用Synplify Premier加快FPGA设计时序收敛 传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法，如底层规划、区域内优化 (I

 1/2    1 2 下一页 尾页