高频电感损耗问题

电感铁损公式如下：
F从300K提高到600K，频率提升，磁芯体积会变小。所以初步估计整个磁损可能变化不大。
问题是，磁芯减小后，磁芯热阻变大，所能耗散的功率也变小了，温度也会上升。
所以想问下有经验的大侠，一般频率提高一倍，电感体积可以缩小多少。
感性经验即可。谢谢!

看有其它什么Constraint了。(用在什么地方的电感？打算用什么材质的磁芯？)

此贴237楼： 反激变压器设计要领（二）----偏重讨论

如果说体积大概是之前的60%，这个李版可有看法？  （Bm不变）

很可能啊，要有验证，或者推理。

设a等于磁芯的边长，大致上，磁芯的AP(=Ae*Aw)值正比于a⁴，体积正比于a³，表面面积（≈散热面积）正比于a²， 采用AP法选磁芯，频率高一倍，AP变成原先的50%，即a⁴得50%，这样算得体积得60%，面积70%。

不是这样的吧，在AP公式里，功率P与窗口宽度Bw成正比，这总觉得哪里不对劲。

随便。

体积缩小很多，但是磁芯要好了。 平面变压器厂家 | 平面电感厂家

基于嵌入式微处理器和 FPGA的高精度测频设计 本课题来源于一个无纸记录仪的项目。在该项目中要求无纸记录仪中有一路通道将工业现场采集到的频率信号测量并显示出来。传统的 测频系统大多采用单片机加逻辑器件构成，而这类测频系统存在测频速度慢、准确度低、

单端有源箝位DC/DC变换器摘要：单端正激式及反激式变换器的性能，因采用了有源箝位/恢复技术而大大增强。其优点是效率高，对外干扰及器件应力小。本文介绍了两种有源箝位电路拓扑，对电路工作状态进行了分析，对磁化电流和负载电流之间的关

用PADS画PCB和原理图的问题现在在用PADS Logic VS.1.2  软件画图  原理图和 PCB遇到如下问题（1）：有的电容容值改变不了，出来的对话框都没有修改value的地方，而别的原件像电阻就可以（2）：想在封装上打一个孔