最大限度地减小汽车 DDR 电源中的待机电流
图 4 示出了 LT8610A 和 LT8610AB 的效率差异。当负载介于 1mA 和 100mA 之间时，相比于 LT8610A，LT8610AB 可将效率提高 10% 以上。突发模式电流限值的增大意味着每个开关周期中提供的能量更多，而作为折衷，需要采用更大的输出电容以保持低的输出电压纹波。图 5 比较了 LT8610A 和 LT8610AB 的“输出纹波与输出电容的函数关系”(针对两种电感值和 10mA 负载)。
图 4：与 LT8610A 相比，LT8610AB 突发模式电流限值的增大使得轻负载时的效率大幅提升。
图 5：针对两种电感值和 10mA 负载，输出电压纹波与 1210 规格 47μF 输出电容器数目之间的关系。(a) 图 2 中 475kHz 应用的纹波。(b) 图 6 中 2MHz 应用的纹波。
除了电流限值之外，电感器的选择也会影响突发模式操作中的效率和开关频率。这是因为对于一个固定的电流限值而言，较大的电感值所存储的能量要多于较小的电感值。如果首要考虑的是在轻负载时实现高效率，则可将电感值增至大于产品手册中推荐的起始值。
提高工作频率以实现更小的解决方案
对于大多数汽车系统而言，9V 至 16V 是典型的输入电压，于是应用电路通常针对该范围进行优化。图 2 中的 475kHz 应用电路在 3.5V 至 42V 的整个输入范围内工作于设计频率。然而，如果我们把正常工作电压限制为 16V (42V 瞬态)，则可提高工作频率，并随之减小电感器的数值和尺寸。针对 45ns 的最坏情电感生产况最小导通时间，可将 LT8610A 和 LT8610AB 的工作频率设置为 2MHz，如图 6 所示。
图 6：与图 2 中的 12V 至 1.5V 应用相似，但 LT8610A 和 LT8610AB 的工作频率增加至 2MHz，以减小电感器的数值和尺寸。
请注意：当输入电压变至高于 16V 时，虽然开关频率减小，但输出仍然处于调节状态以维持安全的运作。除了将 RT 电阻器阻值改为 18.2kΩ 并减小电共模电感感器的数值和尺寸以节省空间之外，2MHz 解决方案与图 2 中的电路是相同的。图 7 示出了针对两种电感器选择的“效率与负载的关系”。
BIAS 引脚优化了效率
LT8610A 和 LT8610AB 采用了两个专为汽车应用而特别优化的内部 N 沟道 MOSFET。特别地，栅极驱动电路需要低于 3V 以全面强化这些 FET。为了产生栅极驱动电源，LT8610A/AB 包括一个内部线性稳压器，该稳压器的输出为 INTVCC 引脚 (不要通过外部电路给 INTVCC 加载)。
一项重要的特性是，这个内部稳压器能够从 VIN 引脚或 BIAS 引脚吸收电流。假如 BIAS 引脚被置于开路状态，则栅极驱动电流从 VIN 吸收。然而，倘若将一个 3.1V 或更高的电压连接至 BIAS 引脚，那么栅极驱动电流将从 BIAS 吸收。如果 BIAS 电压低于 VIN，则内部线性稳压器将采用较低电压电源可更高效地运作，从而提升总体的效率水平。
图 1、4 和 7 中的效率数据是在 BIAS 引脚开路的情况下记录的。毕竟，如果 1.5V 输出是仅有处于运行状态的电源轨，则很有可能没有合适的地方来连接 BIAS 引脚。不过，倘若存在一个 3.3V 或 5V 电源，则将其连接至 BIAS 引脚，即使该电源在待机或点火关断情况下不可用也是如此。图 8 示出了 BIAS 引脚在连接和未连接一个 3.3V 电源时的效率。在计算总效率时，我们计入了从 3.3V 电源轨吸取的功率，并假设它是以 85% 的效率产生的插件电感。
图 8：把 BIAS 一体成型贴片电感引脚连接至一个外部 3.3V 电源可提高效率。(假设了 85% 的外部电源效率，这里所示的总效率中考虑到了该因素。)
请注意，从外部给 BIAS 供电的好处在工作频率较高时更大，因为栅极驱动电流较高。而且，相比于 LT8610AB，LT8610A 从外部偏置获得的益处也更多 ─ 对于一个给定的负载，LT8610AB 突发模式电流限值的增加导致工作频率有所降低。平面变压器厂家 | 平面电感厂家
光耦的供电电阻怎么计算？我初级控制IC用的是OB2269，网上查的资料是用OB2269的FB短路电流除以光耦电流传输比算出光耦IF电流，然后再算供电电阻，是这样算吗？查资料得知OB2269的FB短路电流是0.8ma, 假如
FPGA牛人的经验分享这里我谈谈我的一些经验和大家分享，希望能对IC设计的新手有一定的帮助，能使得他们能少走一些弯路!在IC工业中有许多不同的领域，IC设计者的特征也会有些不同。在A领域的一个好的IC设计者也许会花很长时间
新型部分耗尽SOI器件体接触结构0 引言 SOI技术带来器件和电路性能提高的同时也不可避免地带来了不利的影响，其中最大的问题在于部分耗尽SOI器件的浮体效应。当器件顶层Si膜的厚度大于最大耗尽层的宽度时，由于结构中氧化埋层的隔离作用