支持多种输入电压的电源解决方案
汽车电子系统还必须设计成能承受双电池猛然起动情况，在这种情况下，当用串联连接的第二个电池或具备双电池电气系统的商用车辆猛然启动汽车时，汽车电子系统要在较长时间内承受 24V 电压。汽车总线上的另一种过压情况是由交流发电机稳压器故障引起的，在汽车电子系统 OEM 进行的电池测试中，常常包括对这种过压情况的测试。这种故障可能导致交流发电机的充电电流全部加到电池上，并产生大约为 18V 并持续模压电感较长时间的过高电压。
切换大功率负载会引起负载快速变化，汽车电源轨还会受到这种变化导贴片电感致和持续时间很短的过压瞬态影响，这类大功率负载包括与汽车束线配线中很大的电感相互作用的电动车门、风扇以及冷却风扇电动机。
在大多数汽车中，由低通 LC 滤波器和瞬态电压抑制 (TVS) 阵列组成的无绕行电感源保护网络被用作第一道防线，以箝制电源总线的峰值摆幅。一般情况下，位于保护网络下游的汽车电子系统必须承受高达 40V 的瞬态电压而不被损坏。关键系统不仅必须承受而且还必须在通过这类瞬态时无缝地工作，并且无中断。图 4 说明，LTC3115-1 能保持 5V 电源轨的不手机电感器间断调节，以 1ms 上升和下降时间通过 13.8V 至 40V 短暂电压瞬态。
图 4:13.8V 至 40V 负载突降电压瞬态
10V/DIV:每格 10V
在汽车冷车发动瞬态时无缝工作
高压瞬态在汽车电源总线上是个问题，但是也许更具挑战性的问题是欠压瞬态。最严重的欠压瞬态是由冷车发动引起的，最初启动发动机时，会发生冷车发动情况。
典型的冷车发动电压波形如图 5 所示。最初的稳定低压是最极端的情况，当发动机启动器开始转动完全停止的发动机时，就会引起这种情况。在这个阶段，汽车的总线电压可能降至低于 4V.更冷的温度会使情况恶化，因为机油粘性越大，要求发动机启动器提供的扭矩就越大。第一个稳定期之后，是第二个电压稍高一点的稳定期。在启动器保持发动机转动的同时，第二个稳定电压一般接近标称电池电压的一半。一旦发动机启动完毕，电池就恢复到标称电压。
图 5:12V 至 4.5V 冷车发动电压瞬态
在发生冷车发动瞬态时，安全装置以及发动机的关键组件 (例如： 发动机控制单元、燃料注入系统等) 都要从始至终保持运行。如图 5 所示，在发生欠压情况时，自动和无缝地切换到升压工作模式，LTC3115-1 的降压-升压型架构使该器件能保持输出稳压，因而可通过即使最严重的冷车一体电感器发动瞬态。
由于当今的汽车包括了自动化节油、按需引擎起/停 (当车辆遭遇红灯或在车流中短暂停驶时，汽车的引擎被关闭) 等功能，因此冷车发动能力对于汽车电子而言其重要性有所增加。配备按需起动功能的汽车容易遇到频繁的欠压发动过程。因此，以前在传统汽车偶尔的冷车发动过程中无需运行的辅助电气组件，如今也必须在此类瞬变期间运作，以消除其对信息娱乐、导航、仪表板电子装置和照明系统的任何干扰。
低 EMI 且在 AM 频段无辐射
LTC3115-1 具有一种低噪声强制 PWM 模式，两个开关引脚在该模式中均工作于恒定频率 (对于任何负载都是如此)，因而产生了一种与工作条件无关的低噪声频谱。可预知的频谱和极少的次谐波辐射可帮助降低干扰并有助于符合严格的汽车 EMI 标准。
LTC3115-1 支持高达 2MHz 的开关频率，这样基础开关频率分量及其所有谐波均可位于 AM 频段以上，以最大限度地减少对无线电接收的干扰。当图 2 所示的汽车应用电路在无负载及具有一个 500mA 负载的情况下运作时，LTC3115-1 在 AM 频段上的频谱辐射示于图 6.
图 6:固定频率低噪声 PWM 可最大限度地减少 AM 频段上的辐射
SW AMPLITUDE:SW 幅度
2MHz FUNDAMENTAL:2MHz 基本开关频率
AM BAND:AM 频带
NO LOAD:无负载
500mA LOAD:500mA 负载
Frequency:频率
应对多个电源 -- 未稳压交流适配器、汽车输入、USB、USB-PD 和 FireWire
为了提高灵活性和提升用户体验，很多便携式电子设备都设计成可配合不同的电源工作。这些电源之间的电压可能相差很大，尤其是考虑到连接器和电缆压降时。 平面变压器厂家 | 平面电感厂家
[稳压电源]光伏太阳能发电系统的工作原理？？光伏发电系统是利用太阳能电池直接将太阳能转换成电能的发电系统。
它的主要部件是太阳能电池、蓄电池、太阳能控制器和逆变器。
其特点是可靠性高、使用寿命长、不污染环境
ST STEVAL-ILL015V1 RGB LED调光解决方案ST公司的STEVAL-ILL015V1是采用STP24DP05和STM32 MCU的LED调光演示板,两个STP24DP05可连接16个RGBLED,采用ST1S010的高效开关DC/DC电源,DC
用Synplify Premier加快FPGA设计时序收敛 传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法，如底层规划、区域内优化 (I